Field programmable gate array , Development system , Hardware description language , Coprocessor
Abstract:
In dieser Arbeit wurde das Konzept der C++-basierten Hardwarebeschreibung für Field Programmable Gate Arrays (FPGAs) weiterentwickelt und optimiert. Ergebnis ist ein homogenes System, das eine deutlich verbesserte Unterstützung für FPGA-Koprozessoren bietet als bisher verfügbare Werkzeuge: Das FPGA-Entwicklungssystem CHDL. CHDL integriert mehrere parallel einsetzbare Beschreibungsebenen von der detaillierten strukturellen Spezifikation über Zustandsmaschinen bis hin zur Hochsprachenbeschreibung. Die Simulation kann durch Nachbilden der Hardwareumgebung mittels C++-Funktionen das gesamte zu untersuchende System umfassen. Auch die Softwarekomponente des FPGA-Koprozessors ist in die Simulation einbezogen. Zusätzlich wird die Anwendung moderner Debugging-Verfahren wie Readback und partielle Rekonfiguration unterstützt. Die Ausgabe der Netzlisten erfolgt direkt im XNF- oder EDIF-Format. Beim Einsatz von CHDL muß der Entwickler nur eine einzige Sprache beherrschen, um Anwendungen für FPGA-Koprozessoren zu implementieren: C++. Ein handelsüblicher C++-Kompiler sowie die Place&Route-Software des FPGA-Herstellers reichen aus, um mit CHDL FPGA-Anwendungen zu entwickeln. Es werden keine weiteren Werkzeuge benötigt, insbesondere keine VHDL-Kompiler.
Translation of the title:
The FPGA Development System CHDL
(English)
Translation of the abstract:
This work presents an improved and optimized concept of C++-based hardware description for field programmable gate arrays (FPGAs). It includes an implementation of a homogenous system which provides significantly better support für FPGA coprocessors than currently available systems do: The FPGA Development System CHDL. CHDL integrates several levels of hardware description including detailed structural specification, statemachine definition and high level hardware description. By emulating the hardware environment using C++ functions the simulation can cover the whole system. Even the software component of a FPGA coprocessor takes part in the simulation. Additionally modern debugging methods like readback and partial reconfiguration are supported. Netlists are generated directly into the XNF- or EDIF-format. By using CHDL the developer needs only one single language to implement applications for FPGA coprocessors: C++. A commercial C++ compiler and the place&route tools of the FPGA vendor are sufficient for developing FPGA applications with CHDL. No other tools are required, especially no VHDL compilers.
(English)
Additional information:
Das Dokument wird vom Publikationsserver der Universitätsbibliothek Mannheim bereitgestellt.