|
Implementierung algorithmischer Optimierungen für Volume-Rendering in Hardware
Vettermann, Bernd
![[img]](https://madoc.bib.uni-mannheim.de/style/images/fileicons/application_pdf.png)  Vorschau |
|
PDF
disVettermann.pdf
- Veröffentlichte Version
Download (1MB)
|
|
URL:
|
https://ub-madoc.bib.uni-mannheim.de/1385
|
|
URN:
|
urn:nbn:de:bsz:180-madoc-13857
|
|
Dokumenttyp:
|
Dissertation
|
|
Erscheinungsjahr:
|
2006
|
|
Titel einer Zeitschrift oder einer Reihe:
|
None
|
|
Verlag:
|
Universität Mannheim
|
|
Gutachter:
|
Hesser, Jürgen
|
|
Datum der mündl. Prüfung:
|
15 November 2006
|
|
Sprache der Veröffentlichung:
|
Deutsch
|
|
Einrichtung:
|
Fakultät für Wirtschaftsinformatik und Wirtschaftsmathematik > Informatik V (Männer 1992-2008)
|
|
Fachgebiet:
|
004 Informatik
|
|
Fachklassifikation:
|
CCS:
C.3 ,
|
|
Normierte Schlagwörter (SWD):
|
Volumen-Rendering , Ray casting , Pipeline-Rechner , Graphik-Hardware , Cache-Speicher , Sortieren
|
|
Freie Schlagwörter (Deutsch):
|
Multithreading , Space-Leaping , Early-Ray-Termination
|
|
Freie Schlagwörter (Englisch):
|
Volume Rendering , Ray Casting , Pipeline-Processor , Graphic-Hardware , Field programmable gate array , Cache-Memory , Sorting
|
|
Abstract:
|
Diese Arbeit beschäftigt sich mit der Beschleunigung von Volumenvisualisierung. Bei der Volumenvisualisierung, auch englisch Volume-Rendering genannt, wird versucht, dreidimensionale Datensätze in einem anschaulichen zweidimensionalen Bild darzustellen. Da dies sehr hohe Ansprüche an Rechenleistung und Speicher stellt, ist es für einen interaktiven Umgang mit den Daten, zum Beispiel bei der Rotation eines gezeigten Objektes, notwendig, zur Beschleunigung spezielle Hardware-Systeme zu entwickeln. Es werden zuerst die wichtigsten Algorithmen für die Volumenvisualisierung vorgestellt und bereits existierende Volume-Rendering-Systeme erläutert. Hauptinhalt dieser Arbeit ist die Beschreibung einer neuartigen Architektur für ein Hardware-System zur Echtzeitvisualisierung dreidimensionaler Datensätze mit dem Ray-Casting-Algorithmus. Bei diesem Algorithmus wird von der Bildebene aus, für jeden Bildpunkt ein Sehstrahl durch das Volumen gelegt. Entlang des Strahlverlaufes wird das Volumen in regelmäßigen Abständen abgetastet und für jeden Abtastpunkt eine Reflexion zum Beobachter bestimmt. Auf dem Weg der Reflexionen zum Beobachter wird eine Absorption berücksichtigt und das Restlicht aller Reflexionen aufsummiert. Die Summe entspricht der Helligkeit und Farbe des Bildpunktes. Für diesen Algorithmus existieren zur Beschleunigung Optimierungstechniken, die zur Erzeugung eines Bildes, nur die unbedingt notwendigen Teile des Volumendatensatzes aus dem Hauptspeicher auslesen. Für die Echtzeitvisualisierung großer Datensätze ist deshalb eine Umsetzung der Optimierungstechniken in Hardware unbedingt notwendig. Durch sie wird allerdings ein wahlfreier Zugriff auf den Speicher notwendig und der Bearbeitungsablauf ist nicht mehr deterministisch, weshalb bisher existierende Hardware-System auf deren Umsetzung verzichten haben. In dieser Arbeit wird erstmals ein Verfahren vorgestellt, das diese Optimierungstechniken ohne Verluste in Hardware implementiert. Das Verfahren basiert auf der genauen Abstimmung dreier wesentlicher Teile: 1.Einem Pipeline-Prozessor zur parallelen Abarbeitung eines Teilbildes als Multithreading-Architektur. Multithreading bezieht sich hierbei auf den schnellen Wechsel zwischen parallel abzuarbeitenden Sehstrahlen. Hierdurch werden Verzögerungszeiten überbrückt, die bei der Berechnung der Optimierungstechniken und zwischen Adressierung und Datenauslesen des Volumenspeichers entstehen. 2.Einer optimal angepassten Speicherarchitektur, die in den Speicherbausteinen enthaltene Puffer als schnellen Zwischenspeicher (Cache) verwendet und räumlich benachbarte Volumendaten schneller abrufbar macht. 3.Einer Sortiereinrichtung, die Sehstrahlen bevorzugt bearbeitet, die bereits im Zwischenspeicher liegende Daten verwenden, um zeitraubende Seitenwechsel in den Speichern zu minimieren. Ziel war es, das System auf programmierbaren Logikbausteinen (FPGA) mit externem Hauptspeicher implementierbar zu machen, um es als Beschleunigerkarte in Standard-PCs verwenden zu können. Die Effizienz der Architektur wurde über eine C++-Simulation nachgewiesen, wogegen die Implementierbarkeit durch eine Hardware-nahe VHDL-Simulation mit anschließender Synthese überprüft wurde. Die einzelnen Aspekte der Architektur wurden auf mehreren Konferenzen vorgestellt und in der Zeitschrift IEEE Computer & Graphics veröffentlicht. Weiterhin wurde das Verfahren unter der Nummer WO9960527 beim Deutschen Patent- und Markenamt international angemeldet.
|
|
Übersetzter Titel:
|
Implementation of Algorithmical Optimizations for Volume Rendering in Hardware
(Englisch)
|
|
Übersetzung des Abstracts:
|
This thesis discusses acceleration techniques to solve basic problems in hardware supported volume rendering. After describing the state of the art of volume visualisation and existing hardware systems, a computer architecture is described that supports algorithmically optimized volume rendering using early-ray termination and space-leaping as acceleration techniques with ray casting as visualisation algorithm. The implementation of these acceleration techniques leads to indeterministic memory access which causes performance loss and is therefore avoided in current hardware systems. A method is described how to implement these techniques without performance loss on the base of three main parts: 1. A multithreading pipeline architecture processing multiple rays in parallel to produce a part of a two dimensional picture at once. 2. A special memory architecture using loaded memory pages in the memory devices as cache to gain fast access to neighbouring volume data. 3. A sorting algorithm for the rays to optimize the scheduling of threads to minimize cache misses. Aim of the project was the implementation of the system on programmable logic (FPGA) using it as an acceleration card for standard PC. The efficiency of the architecture was shown with a C++ simulation and the possibility of implementation was proofed with a VHDL simulation and synthesis. The different aspects of the architecture where presented at several conferences and published in IEEE Computer & Graphics Vol 27, 2003. Furthermore the method was applied for a patent under the PCT number WO9960527.
(Englisch)
|
|
Zusätzliche Informationen:
|
|
 | Das Dokument wird vom Publikationsserver der Universitätsbibliothek Mannheim bereitgestellt. |
 Suche Autoren in
Sie haben einen Fehler gefunden? Teilen Sie uns Ihren Korrekturwunsch bitte hier mit: E-Mail
Actions (login required)
 |
Eintrag anzeigen |
|
