Development of the DAQ Front-end for the DSSC Detector at the European XFEL


Gerlach, Thomas


[img]
Preview
PDF
tgerlach_phd_2013-06-05_print.pdf - Published

Download (45MB)

URL: https://ub-madoc.bib.uni-mannheim.de/33346
URN: urn:nbn:de:bsz:180-madoc-333461
Document Type: Doctoral dissertation
Year of publication: 2013
Place of publication: Mannheim
University: Universität Mannheim
Evaluator: Männer, Reinhard
Date of oral examination: 4 June 2013
Publication language: English
Institution: School of Business Informatics and Mathematics > Informatik V (Männer -2008)
Subject: 004 Computer science, internet
Subject headings (SWD): Photonen
Keywords (English): XFEL , DSSC , 2d Megapixel Detector , DAQ , FPGA , Multilayer PCB
Abstract: The European XFEL is an international photon science facility currently under construction at DESY, Hamburg. Its unique characteristics will open up new research opportunities for investigating tiny structures, ultra-fast processes, and also matter under extreme conditions. The research will allow invaluable insights for many scientific disciplines like biology, medicine, and chemistry, but also for nano-technology, astro-physics, and others. The DSSC detector is one of three 2d megapixel detectors presently being developed for application at the XFEL facility. A challange is the acquisition of the huge data amount produced by the detector system. The total payload data rate is estimated to be in the order of 67.2 Gb/s. This thesis presents the DAQ front-end for the DSSC detector. A special focus is on the development of the I/O Board, which represents the basic component of the lower DAQ layer. The DSSC front-end DAQ system exploits the features of latest technology in microelectronics and high-speed data transmission. Organized as a two-staged hierarchical system, it comprises 20 readout nodes in total, based on FPGA technology. The 16 slave nodes of the first DAQ layer receive data from the detector front-end at an aggregate link bandwidth of 89.6 Gb/s via 256 electrical links. The accumulated data are then concentrated into four 3.125 Gb/s high-speed links per node for transmission towards the four master nodes of the second DAQ layer, the Patch Panel Transceivers. Custom-built firmware on the slave node FPGAs implements the readout logic and concentrator mechanism for the acquired detector data. It additionally comprises several controller modules, which are responsible for operating critical detector electronics. The test results and measurements show that the I/O Board is able both to manage data acquisition at the required bandwith and also to perform low-level controlling tasks as required for proper detector operation.
Translation of the title: Entwicklung des DAQ Frontends für den DSSC Detektor am Europäischen XFEL (German)
Translation of the abstract: Der Europäische XFEL ist eine internationale Photonenforschungseinrichtung, welche derzeit am DESY in Hamburg aufgebaut wird. Ihre einzigartigen Eigenschaften werden neue Möglichkeiten zur Untersuchung kleinster Strukturen, ultraschneller Prozesse und von Materie unter extremen Bedingungen eröffnen. Die Forschung wird unschätzbare Erkenntisse in Wissenschaftszweigen wie Biologie, Medizin und Chemie, aber auch Nanotechnologie, Astrophysik und anderen liefern. Der DSSC Detektor ist einer von drei 2d-Megapixel-Detektoren, welche derzeit für die Anwendung am XFEL entwickelt werden. Eine Herausforderung stellt das Erfassen der riesigen Mengen an Detektordaten dar. Die geschätzte Nutzdatenrate des DSSC liegt bei 67.2 Gb/s. Diese Arbeit stellt das DAQ-Frontend des DSSC-Systems vor. Ein besonderes Augenmerk liegt auf der Entwicklung des I/O Boards, welches das Basismodul der unteren DAQ-Ebene darstellt. Das DAQ-System des DSSC nutzt modernste Technologien aus Mikroelektronik und Hochgeschwindigkeits-Datenübertragung. Konzipiert als zweistufiges, hierarchisches System, besteht es aus insgesamt 20 Auslesemodulen, welche auf der FPGA-Technologie basieren. Die 16 Basismodule der ersten DAQ-Ebene empfangen Daten vom Detektorfrontend über 256 elektronische Kanäle mit einer gesamten Linkbandbreite von 89.6 Gb/s. Die gesammelten Daten werden dann in vier 3.125 Gb/s Hochgeschwindigkeitsverbindungen pro Modul zusammengeführt und an die vier Hauptmodule der zweiten DAQ-Ebene, den Patch Panel Transceivern, übertragen. Speziell für die Untermodule entwickelte FPGA-Firmware implementiert die Ausleselogik und den Mechanismus zur Bündelung der gesammelten Daten. Zusätzliche Kontrollereinheiten der Firmware sind verantwortlich für das Steuern kritischer Detektorelektronik. Die Testergebnisse und Messungen zeigen, dass das I/O Board sowohl die Datenerfassung bei gegebener Bandbreite als auch die systemnahen Steueraufgaben, die zum korrekten Betrieb des Detektors notwendig sind, in geeigneter Weise durchführt. (German)

Das Dokument wird vom Publikationsserver der Universitätsbibliothek Mannheim bereitgestellt.




+ Citation Example and Export

Gerlach, Thomas (2013) Development of the DAQ Front-end for the DSSC Detector at the European XFEL. Open Access Mannheim [Doctoral dissertation]
[img]
Preview


+ Search Authors in

+ Download Statistics

Downloads per month over past year

View more statistics



You have found an error? Please let us know about your desired correction here: E-Mail


Actions (login required)

Show item Show item