Development of Fast Sampling Transient Recorders with Custom ASICs


Chitu, Cristian Ovidiu


[img]
Preview
PDF
24_1.pdf - Published

Download (5MB)

URL: http://ub-madoc.bib.uni-mannheim.de/24
URN: urn:nbn:de:bsz:180-madoc-248
Document Type: Doctoral dissertation
Year of publication: 2000
Publishing house: Universität Mannheim
Evaluator: Männer, Reinhard
Date of oral examination: 6 November 2000
Publication language: English
Institution: School of Business Informatics and Mathematics > Informatik V (Männer -2008)
Subject: 004 Computer science, internet
Subject headings (SWD): Analoge integrierte Schaltung , Analogsignal , Transistorschalter , Digitalisierung
Individual keywords (German): Analoge Speicher , geschaltete Kapazitäten , Analogsignale , Speicherzellen
Keywords (English): switched capacitor , analog memory , delay chain , analog signal
Abstract: Switched capacitor analog memories are well suited to a number of applications where a continuous digitisation of analog signals is not needed. In data acquisition systems based on the use of an analog memory, the input waveforms are sampled and stored at a high rate for a limited period of time, and the analog samples are then retrieved at a lower rate and digitised with a slow ADC before new waveforms are acquired. The advantages of using an analog memory are lower overall power dissipation and cost, high density, and potentially superior dynamic range at high sampling rates. The analog memory shows the fact that the sampling and storage of samples in analog memory cells can be accomplished at a higher rate and with a greater precision than direct digital conversion. This dissertation examines the important components of two analog memories in detail. The research has led to the design of two analog memories that can acquire analog waveforms at sampling rates of several hundred MHz. This is accomplished by a memory architecture in which the memory cell pedestals and sampling times are independent of the signal level. The write address control for these memories has been realised with inverter delay chains that provide high performance with respect to sampling rate and timing accuracy. Based upon the concepts developed in this work, two analog memories were designed and integrated in a AMS 0.8 um CMOS technology with poly-to-poly capacitors. Extensive measurements of these prototypes at a sampling rate of 500 MHz are presented and demonstrate a dynamic range, linearity, offset, and gain accuracy corresponding to a precision of 8 bits after a simple multiplication and addition correction procedure.
Translation of the title: null (German)
Translation of the abstract: Analoge Speicher aus geschalteten Kapazitäten sind für eine Vielzahl von Anwendungen geeignet, sofern keine fortlaufende Digitalisierung der analogen Signale notwendig ist. In Datennahmesystemen, die auf einem analogen Speicher basieren, werden die Eingangssignale mit hoher Rate abgetastet und fuer begrenzte Zeit zwischengespeichert. Die analogen Abtastwerte werden dann mit einer geringeren Rate ausgelesen und mit einem langsamen ADC digitalisiert, bevor neue Signale aufgenommen werden. Die Vorteile eines analogen Speichers sind ein geringerer Leistungsverbrauch, geringere Kosten, eine grosse Dichte und ein höherer dynamischer Bereich bei hohen Abtastraten. Ein analoger Speicher führt die Abtastung und Zwischenspeicherung von Werten mit höheren Raten und größerer Genauigkeit durch, als dies durch eine direkte digitale Umwandlung bewerkstelligt werden könnte. Diese Dissertation untersucht detailliert die wichtigen Komponenten zweier analoger Speicher. Die Forschungsarbeit hat zum Entwurf von zwei analogen Speichern geführt, die Analogsignale mit einer Abtastrate von einigen hundert MHz aufnehmen koennen. Dies wird durch eine Speicherarchitektur bewerkstelligt, in der die Sockelwerte der Speicherzellen und die Abtastzeiten unabhängig vom Signalpegel sind. Die Ansteuerung der Schreibadresse für diese Speicher wurde durch Inverter-Verzögerungsketten realisiert, die eine hohe Güte bezüglich der Abtastrate und der Zeitgenauigkeit gewährleisten. Auf Grundlage der in dieser Arbeit entwickelten Konzepte wurden zwei analoge Speicher entworfen und in der AMS 0.8 um CMOS Technologie mit Poly-zu-Poly Kapazitäten integriert. Ausgedehnte Messungen dieser Prototypen bei einer Abtastrate von 500 MHz werden dargestellt. Nachdem ein einfaches Multiplikations- und Additionskorrekturverfahren durchgefuehrt wurde, entspricht der dynamische Bereich, die Linearität, der Offset und die Verstärkung einer Genauigkeit von 8 Bit. (German)
Additional information:

Das Dokument wird vom Publikationsserver der Universitätsbibliothek Mannheim bereitgestellt.




+ Citation Example and Export

Chitu, Cristian Ovidiu (2000) Development of Fast Sampling Transient Recorders with Custom ASICs. Open Access [Doctoral dissertation]
[img]
Preview


+ Search Authors in

+ Download Statistics

Downloads per month over past year

View more statistics



You have found an error? Please let us know about your desired correction here: E-Mail


Actions (login required)

Show item Show item